AI 반도체 (NPU) 개발

AI 반도체 (NPU) 개발

공고 정보

연구개발 / 반도체 / 판교 / 신입 /

직무상세

차세대 자율주행 및 로보틱스용 고성능 NPU 개발이라는 목표 달성을 위해, 딥러닝 워크로드 분석을 바탕으로 NPU 아키텍처/ISA/마이크로 아키텍처를 설계하고 구현(RTL)하는 업무를 수행합니다. 또한, 딥러닝 모델의 Graph-level 최적화 및 Lowering Pass, NPU Runtime과 NPU SW Platform을 개발하고, 성능 시뮬레이터 및 DSE 기반으로 NPU 아키텍트와 SW/HW 엔지니어가 긴밀히 협업하여 End-to-End 시스템 성능을 최적화하는 방식으로 업무를 수행합니다.

• NPU 아키텍처 설계 및 성능 모델링
  　· 딥러닝 워크로드 분석 및 하드웨어/소프트웨어 요구사항 정의
  　　- 자율주행 및 로보틱스용 인공심층신경망 특성 분석 기반 설계 요구사항 도출
  　· NPU 아키텍처 및 ISA(명령어 집합) 설계
  　　- 연산 구조, 메모리 계층, 데이터 이동 방식 설계
  　　- 명령어 구조 정의, 동작 시나리오 수립 및 아키텍처/ISA 스펙 작성 및 관리
  　· NPU 성능 모델 개발 및 DSE 기반 성능 검증
  　　- NPU 아키텍처의 성능 검증을 위한 성능 모델(Simulator) 개발
  　　- DSE(Design Space Exploration)을 통한 병목 분석, 설계 대안 비교 및 성능 개선 방향 도출

• NPU 딥러닝 컴파일러/Runtime 개발 (직무역량검사 시 코딩테스트 선택 필수)
  　· Frontend Compiler 개발
  　　- Graph-level optimization pass 및 Operator-level lowering pass 개발
  　　- Dataflow 및 메모리 계층 스케줄링 최적화, IR 및 컴파일 파이프라인 설계/고도화
  　· Backend Compiler 개발
  　　- Code Generation, 레지스터 할당 및 명령어 스케줄링 최적화
  　· Runtime 및 SW Platform 개발
  　　- 컴파일된 코드 실행을 위한 NPU Runtime 및 메모리/자원 관리 기능 개발
  　　- NPU SW Platform(SDK, 양자화 등) 및 성능 프로파일링/분석 툴 개발
  　· End-to-End 시스템 성능 최적화
  　　- NPU 아키텍처 구조 및 심층인공신경망 추론 특성을 종합적으로 고려한 시스템 레벨 성능 최적화

• NPU 마이크로 아키텍처 설계 및 구현
  　· NPU RTL 개발 및 검증
  　　- NPU 내 세부 연산 및 제어 블록 RTL 설계 및 구현
  　　- 기능 검증, 로직 합성 및 타이밍 최적화
  　· NPU 서브시스템 개발 및 통합
  　　- NPU 서브시스템(NoC, SRAM 등) 개발 및 통합
  　　- 시스템 레벨 성능/전력/면적(PPA) 검증 및 최적화

필수요건

· 학사/석사 학위를 기 취득하셨거나 학사/석사 '27년 2월 내 졸업 예정이신 분​
· OPIc IM2 or TOEIC Speaking IM3 이상 영어회화 성적을 보유하신 분
　('24.12.31 ~ '26.09.14 내 취득 점수 기준 / 영어권 해외대학 제외)

우대사항

· 관련 분야의 석사 학위를 보유하신 분