PD ENGINEER

͏

About the Role

Physical Design : Full chip Auto PNR

What You Will Do /담당업무

Auto P&R : Floorplan, powerplan , layout information for place/cts/routing, cross check the QoR of place/CTS/routing

Physical verification (DRC/ANT/LVS/ERC)

Power Verification (Static IR , dynamic IR, SigEM, PowerEM)

What You Need/ 필요역량

전기/전자/반도체공학 관련 학과 학사 졸업 이상

커뮤니케이션이 원활하고, 배움과 업무에 적극적인 분

SOC/ASIC Physical Design Auto PNR 경험자

8년 이상경험자

What is Nice to Have / 우대사항

ASIC flow에 대한 전반적인 이해 및 Auto PNR 경험자

Full chip level auto PnR 경험자

Low power Design 경험자

Physical Verification tool 사용 경험자

Power Analysis 경험자

setup / hold 대한 개념 및 timing eco의 경험이 있는 자.

Tcl / Perl language 사용이 능통한 자.

What Makes You Eligible

Design Planning && Power planning 가능하신 분

Physical Design Rule 이해도가 높으신 분

CTS Timing 디버깅 능력이 뛰어나신 분